Zynq UltraScale+ MPSoC for the Hardware Designer - LIVE ONLINE

Dieser Kurs bietet Hardware-Designern einen Überblick über die Funktionen und die Unterstützung der Zynq® UltraScale+™ MPSoC-Familie aus der Perspektive der Hardware-Architektur. Die FPGA-basierte HDL-Programmierung erweitert die Funktionen der PS, während mehrere AXI-basierte Verbindungen sind mit verschiedenen Typen versehen. Außerdem werden Themen zum Booten und zum Aufrufen der Hardware erarbeitet

Der theoretische Inhalt wird durch vom Teilnehmer durchgeführte Übungen ergänzt.

Dauer: 3 Vormittage je 4 Stunden

Zeiten:    9.00 Uhr - 11.00 Uhr    Kurseinheit 1

              11.00 Uhr - 11.15 Uhr  15 Minuten Pause

              11.15 Uhr - 13.15 Uhr   Kurseinheit 2

Übungen: Am Ende einer Vorlesung werden die von den Teilnehmern durchzuführenden Übungen besprochen. Geschätzte Zeit bis zur Fertigstellung ca. 2-3 Stunden. Die Übungen werden von den Teilnehmern selbst bearbeitet. Die Ergebnisse / Musterlösungen werden am nächsten Tag vom Trainer vorgestellt.

Nach der Buchung: Der Teilnehmer/die Teilnehmerin erhält die Präsentationsunterlagen in elektronischer Form (PDF) sowie die Arbeitsmappe für die Übungen. Außerdem erhält der Teilnehmer/die Teilnehmerin die Anmeldedaten und eine Liste von Anforderungen die im Voraus zu erledigen sind.

Ziele des Kurses:

• Identifizierung der Arm Prozessoreinheiten APU und RPU
• Erkennung der verschiedenen Kontrollstrukturren
• Darstellung der Konnektivität von Prozessing-Systems und programmierbarer Logik
• Management von AXI-Schnittstellen
• Verwenden von QEMU zum Testen/Emulieren des Prozessing Systems

Agenda:

• Zynq UltraScale+ MPSoC ARM APU Unit
• Zynq UltraScale+ MPSoC ARM RPU Unit
• Hardware-Software Virtualization
• QEMU for Application Devlopment and Debugging
• Boot Concepts
• First Stage Boot Loader
• System Protection
• Clocks and Resets
• AXI Interconnects and Traffic Generator
• The Platform Management Unit PMU
• Power Management

Übungen

• Exploring the Architecture of the Zynq UltraScale+ MPSoC
• Boot and Configuration
• Bare-Metal Application Development and Debugging
• Exploring AXI Performance
• Managing Power for Other Processors

Anwendbare Technologien

• XILINX ZYNQ UltraScale+ MPSoC & RFSoC

Voraussetzungen

• Grundlagenkenntnisse Embedded Prozessing
• Grundkenntnisse der Vivado Tool Suite
• Grundkenntnisse der FPGA HDL Programmierung