Webinar "First-time Right Methods in ASIC and FPGA Design" -jetzt anmelden-

Signal Integrity

Die neuen XILINX FPGA Familien gestatten Interfaces mit hohen Takt- bzw. Datenraten, bei denen der Entwickler gezwungen ist, die Effekte der Signalintegrität zu berücksichtigen. Der 3-tägige PLC2-Workshop „Signal Integrity“ richtet sich an Entwickler, die High-Speed Schnittstellen zwischen einem XILINX FPGA und anderen Komponenten implementieren wollen. Der Teilnehmer wird in die Lage versetzt, zu beurteilen, wann die Signalintegrität zu berücksichtigen ist. Zur weiteren Analyse stehen z.B. IBIS Modelle zur Verfügung, deren Einsatz und Erstellung beschrieben werden. Diese Modelle bilden die Grundlage für weitergehende Analysen (Reflexionen, Übersprechen, etc.) mit HyperLynx. Basierend auf diesen grundlegenden Analysen lernt der Teilnehmer die Simulation schneller paralleler Interfaces, wie beispielsweise DDR3 / DDR4 Memories. Die Simulation der seriellen Schnittstellen erfolgt basierend auf verschiedenen Designkits, deren designspezifische Anpassung mit einer Lab gezeigt wird.


Anwendbare Technologien

  • Aktuelle FPGA/SoC/MPSoC-Architekturen

Voraussetzungen

  • Grundkenntnisse Schaltungstechnik und Umgang mit Windows-Programmen

Termine


16.11.2020 | Stuttgart
Training buchen

Dauer und Kosten


Dauer: 3 Tage

Kosten: 2.100,00 €
netto pro Teilnehmer inklusive ausführlicher Schulungsunterlagen sowie Pausengetränke und Mittagessen

Ansprechpartner


Michael Schwarz

Weitere Schulungen dieser Kategorie

02.11.2020
Stuttgart
02.11.2020
Stuttgart
09.11.2020
Freiburg
19.11.2020
Stuttgart