VERSAL ACAP Connectivity (3 Tage)

Die neue XILINX VERSAL Adaptive Compute Acceleration Platform (ACAP) erlaubt sehr schnelle Interfaces zu externen Komponenten. Auf den Bausteinen existieren weiterentwickelte Strukturen für die neue Wizards zur Konfiguration in der Entwicklungsumgebung zur Verfügung stehen. Mit der neuen VERSAL Platform verlagern sich verstärkt Realisierungsherausforderungen vom Chiplevel hin zum Boardlevel. Die sehr hohen Datenraten erfordern extreme Sorgfalt im PCB-Design. Auch innerhalb der Chips sind neue Strukturen zum Transport der hohen Datenraten implementiert.

Der 3-tägige Workshop „VERSAL ACAP – Connectivity“ richtet sich sowohl an Hardwaredesigner als auch an Systemarchitekten und Layoutdesigner, die schnelle Interfaces erfolgreich im System einsetzen wollen. Mit diesem Workshop wird der Entwickler in die Lage versetzt, die verfügbaren Optionen der IPs und Taktressourcen effektiv einzusetzen. Dabei stehen neben IP Core Konfiguration, Simulation und Implementierung auch die Belange des PCB Designs und der Signalintegrität im Vordergrund. Sobald Hardware zur Verfügung steht, werden anhand eines VERSAL Boards praktische Design- und Verifikationsbeispiele erläutert. Die PCB-Level Simulationsoptionen werden vorgestellt. Im Kurs werden Richtlinien für eine erfolgreiche Realisierung von schnellen Interfaces erarbeitet. Methodische Hinweise zur erfolgreichen Realisierung schneller Interfaces runden den Workshop ab.