Bestellen Sie unseren kompletten Trainingskatalog
Trainingkatalog
HomeTrainingDetail

Professional Vitis

Stuttgart / Berlin

Durch die sequenzielle Funktion der CPUs in Embedded Systemen entstehende Engpässe können mit der inhärenten Parallelität und dem anpassbaren Datenfluss von FPGAs extrem gesteigert werden. Xilinx bietet für solche heterogenen Systeme mit CPU und FPGA mit der Vitis Unified Software Platform ein Werkzeug, in dem sowohl Embedded Software Projekte als auch abstrakte Beschreibungen von Beschleunigern (Kernels) für ein Hardware Projekt gemeinsam verwaltet werden.
Dieser Kurs ermöglicht Software Entwicklern, mit der Vitis Plattform Projekte für Xilinx Zynq SoC and MPSoC Familien zu erstellen. Es werden Kenntnisse in der Softwareentwicklung vermittelt, die für die Basisfunktion einer bestehenden Plattform mit hardwarenahen Bibliotheken genutzt werden. Die Anwendungsentwicklung auf OS Ebene wird erläutert mit den passenden Debugging und Analysemethoden. An Cloud Systemen und lokal eingesetzten Boards wird die Programmierung von Hardwarebeschleunigern gezeigt. Diese Hardwarebeschleuniger werden hinsichtlich vorteilhafter Implementierung und Optimierung besprochen.

Der Kurs vermittelt:

  • Benutzung der Vitis IDE und Portierung aus Vivado SDK zur Vitis Platform
  • Entwicklung auf der Standalone Software Platform
  • Anpassung von Board Support Packages (BSPs) auf der Xilinx Standalone library
  • Debugging und Integration von eigenen Anwendungen
  • Effektiver Einsatz von Gerätetreibern für die Xilinx Prozessoren
  • Erstellen von Software Anwendungen mit dem OpenCL™ API für Hardware Kernels auf Alveo Accelerator Karten
  • Ausführungssteuerung von OpenCL™ Anwendungen and the Xilinx runtime (XRT)
  • Verständnis des Vitis Plattform Execution Model und XRT
  • Erarbeitung der Kernel Entwicklung mit C/C++ und RTL
  • Anwendung des Vitis Analyzer Tools auf Projektdaten
  • Erklären Optimierungsstrategien für Accelerator Designs

Anwendbare Technologien

Xilinx Alveo accelerator cards

Xilinx SoCs und ACAPs


Voraussetzungen

Grundkenntnisse einer FPGA Architektur

Grundlegende Kenntnisse der Programmiersprache C/C++

Softwareentwicklungsabläufe

Termine


12.10.2020 in Stuttgart
07.12.2020 in Berlin

Dauer und Kosten


Dauer in Tagen: 5Kosten: € 3.100,00 (netto pro Teilnehmer inkl. ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen)

Ansprechpartner


Michael Schwarz

Michael Schwarz

+49 (0) 7664 91313-15
E-Mail schreiben

PLC2 Design

Individuell, detailliert, kundenspezifisch: Mit unserem Expertenwissen erstellen wir für Sie Designs, die genau Ihre Anforderungen erfüllen.

Plc2 Design