Bestellen Sie unseren kompletten Trainingskatalog
Trainingkatalog
HomeTrainingDetail

Accelerating C, C++, OpenCL and RTL Applications with SDAccel

Berlin / Frankfurt / Stuttgart / Freiburg

Xilinx SDAccel ist eine neue komplette Softwareentwicklungsumgebung für FPGA-Plattformen, die eine CPU/ GPU-ähnliche Entwicklungserfahrung ermöglicht. Entwickler können einen vertrauten Workflow verwenden, um ihre OpenCL™ und C/C++ Anwendungen zu optimieren und diese auf FPGA-Plattformen ohne Hardware-Programmiersprachenkenntnissen umzusetzen. Die IDE bietet Codierungsvorlagen und SW-Bibliotheken und ermöglicht das Kompilieren, Debuggen, Profiling und die FPGA-Emulation auf x86-Plattformen. Dieser Kurs zeigt auch, wie die Performance der Hardware- Auslagerung optimiert und FPGA-Ressourcen effizient genutzt werden.
Der Fokus liegt auf der Nutzung der Tools zur Beschleunigung eines Design auf der Ebene der Systemarchitektur sowie Optimierung der Beschleuniger. So wird Ihnen gezeigt, wie sich die FPGA Architektur für das parallele Computing eignet.
In Übungen untersuchen Sie das OpenCL-API-Ausführungsmodell, analysieren das OpenCL-API-Speichermodell, und generieren den Kernel. So können Sie effizient den OpenCL API Code zwischen Kernel und globalem Speicher verschieben und nutzen Analysemethoden wie Profiling in der SDAccel-Entwicklungsumgebung.


Anwendbare Technologien

Xilinx 7 Series and UltraScale™ Series FPGAs


Voraussetzungen

Gute Kenntnisse der XILINX FPGA Architekturen

Grundlegende Kenntnisse der Programmiersprache C/C++

Termine


27.01.2020 in Berlin
06.04.2020 in Frankfurt
01.07.2020 in Stuttgart
21.10.2020 in Freiburg

Dauer und Kosten


Dauer in Tagen: 2Kosten: € 1.500,00 (netto pro Teilnehmer inkl. ausführlichen Schulungsunterlagen sowie Pausengetränken und Mittagessen)

Ansprechpartner


Michael Schwarz

Michael Schwarz

+49 (0) 7664 91313-15
E-Mail schreiben

PLC2 Design

Individuell, detailliert, kundenspezifisch: Mit unserem Expertenwissen erstellen wir für Sie Designs, die genau Ihre Anforderungen erfüllen.

Plc2 Design