Schaltungssimulation mit VHDL - PLC2

Durch den stetig wachsenden Bedarf an programmierbaren Schaltungen hoher Komplexität und hoher Taktraten, werden die FPGA Entwickler mit ebenfalls stetig steigenden Herausforderungen konfrontiert. Hardware Beschreibungssprachen wie VHDL, Verilog oder System-Verilog sind für die Modellierung und Verifikation komplexer Bausteine bestens geeignet und können sowohl die Qualität deutlich steigern als auch die Entwicklungszeit verkürzen.
Der Schwerpunkt des PLC2 Basis Seminars „Schaltungssimulation mit VHDL“ liegt auf der Verifikation von FPGA Designs mit Hilfe von VHDL Test Benches. VHDL bietet hier verschiedene Methoden und Konstrukte wie eine Schaltung verifiziert werden kann. Nach einer umfassenden Einführung in das von VHDL angebotene Verifikationskonzept, lernen die Teilnehmer wie komplexe Schaltungen aus den unterschiedlichsten Anwendungsbereichen durch Simulation verifiziert werden können. Zu einer vollständigen und umfassenden Simulation gehört auch die Modellierung aller relevanten externen Komponenten. Daher ist die Modellierung externer Komponenten ebenfalls Bestandteil dieses Basis Seminars. Die hier präsentierten Inhalte sind nicht an bestimmte FPGA / CPLD Hersteller gebunden, sondern können grundsätzlich für alle programmierbaren Technologien verwendet werden.
Das Seminar „Schaltungssimulation mit VHDL“ ist als dritter Teil der PLC2 Basis Seminar Reihe konzipiert und baut auf dem ebenfalls kostenlosen PLC2 Basis Seminar „Schaltungssynthese mit VHDL“ auf.

Die Seminarsprache ist Deutsch.


Anwendbare Technologien

  • Grundkenntnisse VHDL, z.B. PLC2 Basis Seminar „Schaltungssynthese mit VHDL“

Voraussetzungen

  • Keine

Termine


Im Moment werden keine Termine angeboten

Dauer und Kosten


Dauer: 1 Tag

Kosten: 0,00 €
Die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch

Ansprechpartner


Michael Schwarz

Weitere Schulungen dieser Kategorie