Webinar "Versal ACAP: The processing system interfaces" -jetzt anmelden-

Schaltungssimulation mit VHDL - PLC2

Das Seminar zur Schaltungsimulation mit VHDL ist Teil einer Reihe von kostenlosen PLC2 Basis Seminaren .Programmierbare Logikbausteine, wie FPGAs, haben sich
in allen Bereichen unseren täglichen Lebens etabliert. Sie werden z.B. in mobilen Telefonen, IoT-Geräten, Automobilen oder Rechenzentren eingesetzt. Ihre Einsatzbereiche sind dabei so vielfältig wie ihre Größe. Sie dienen dabei als Protokolladapter, als Signalkonverter oder als Beschleuniger für die Video-, Radar und Sensordatenauswertung. Der Entwurf digitaler Schaltungen dieser Größenordnund bedingt den Einsatz einer leistungsfähigen Hardwarebeschreibungssprache, die durch diverse Abstraktionsmechanismen den Entwickler in die Lage versetzt, schnell und effektiv ein Hardwaredesign zu erstellen. VHDL erfüllt all diese Anforderungen. VHDL ist eine stark typisierte Hardwarebeschreibungssprache, die bereits während des Entwurfs verschiedenfältige Programmierfehler ausschließt. Typischerweise wird VHDL auf dem Register-Transfer-Level (RTL) eingesetzt, um digitale Schaltungen beliebiger Komplexität zu entwerfen. Darüber hinaus kann VHDL zur Integration größerer Teilschaltungen auf Systemebene eingesetzt werden. Neben den VHDL Sprachkonstrukten für die Synthese bietet die Sprache diverse Funktionalitäten, um komplexe Verifikationsmodelle zu beschreiben. Damit ist es möglich, digitale Schaltungen vom simplen Gatter bis zum System-on-Chip (SoC) vorab zu verifizieren. In diesem Seminar werden unter Rückgriff auf bereits erlerntes VHDL Wissen, die erweiterten Sprachkonstrukte zum Erstellen von Simulationen nach dem VHDL Testbench Konzept behandelt. Die vermittelten Sprachelemente der Hardwarebeschreibungssprache VHDL basieren auf der Sprachrevision IEEE Std. 1076-2008.

Die Seminarsprache ist Deutsch.


Anwendbare Technologien

  • Alle Xilinx FPGAs inklusive SoCs

Voraussetzungen

  • Grundlagen in der Hardwarebeschreibungssprache VHDL, z.B. aus dem PLC2 Basis Seminar Schaltungssynthese mit VHDL sind wünschenswert.

Termine


15.11.2022 | Frankfurt
Training buchen

Dauer und Kosten


Dauer: 1 Tag

Kosten: 0,00 €
Die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch

Ansprechpartner


Michael Schwarz

Weitere Schulungen dieser Kategorie

20.09.2022
Freiburg