RISC-V Architecture and FPGA Implementation

Dieser Kurs führt Sie ein in die RISC-V Architektur mit einer Implementierung auf eine Xilinx FPGA Plattform. Die Implementierung wird hier auf ein Spartan-7 FPGA Board erfolgen und die diesbezüglichen Anforderungen verdeutlicht. Die Prinzipien der RISC-V Computerarchitektur, einer optimierten Speicherunterstützung für parallelisierte Daten- und Instruktionszugriff e werden veranschaulicht.
Auch wird ein Überblick in die RISC-V Befehlssätze vermittelt und die Grundbausteine der RISC-V-Hardware erläutert, so wie die von Interrupt Mechanismen. Relevante Kursinhalte sind des weiteren die arithmetische Unterstützung von 32/Bit/64 Bit Festkomma- und Fließkomma- Verarbeitung bei Verwendung des RV32 bzw. RV64 Kerns wie auch die der erforderlichen Datenschnittstellen. Hardware Aspekte wie Ressourcen, Performance, Pipelining, Speicher und Bus-Architektur werden diskutiert und in der Praxis im Vivado FPGA Projekt implementiert und analysiert. Im Folgendem wird die Software Toolchain eingerichtet, die für die RISC-V CPU Architektur in Ergänzung von Xilinx Bibliotheken erfolgen soll, um Xilinx-IPs wie beispielsweise Memory Controller oder GPIOs nutzen zu können. Zum Ende des Kurses werden einfache Applikationen erstellt, um das erstellte RISC-V System auf der Xilinx Spartan-7 Plattform erfolgreich zu testen. Der Kurs vermittelt sowohl theoretische als auch praktische Inhalte.