High-Speed Memory Interfacing

Die neuen XILINX FPGA Plattformen gestatten schnelle Interfaces zu externen Speichern. Dabei kommen neue IOBs in den FPGAs und weiterentwickelte Wizards zum Generieren der Controller zum Einsatz. So verlagern sich die Herausforderungen in der Realisierung vom FPGA auf das PCB. Bei den hohen Datenraten bedarf das Boarddesign sehr hoher Aufmerksamkeit. Der 3-tägige PLC2-Workshop „High-Speed Memory Interfacing“ richtet sich sowohl an FPGA Entwickler als auch an System- und Layoutdesigner, die schnelle Memoryschnittstellen implementieren und im System nutzen wollen.
Mit diesem Workshop wird der Entwickler in die Lage versetzt, die verfügbaren Optionen der IOBs effektiv einzusetzen und diese gemeinsam mit dem PCB-Design erfolgreich für das Memory-Interfacing einzusetzen. Dabei stehen die Belange der Signalintegrität im Vordergrund. Es werden sowohl die Signalqualität als auch das Timing eingehend behandelt. Anhand von Boards mit DDR3 Memories werden praktische Design- und Verifikationsbeispiele erläutert. Die Simulationsoptionen werden vorgestellt. Im Kurs werden Richtlinien für ein SI-gerechtes Layout schneller Memory-Interfaces erarbeitet.


Anwendbare Technologien

  • XILINX 7 Series FPGAs
  • Spartan-6
  • Virtex- 6 FPGAs

Voraussetzungen

  • Grundlegende Kenntnisse über VHDL
  • Grundlegende Kenntnisse über FPGA-Implementierung

Termine


24.11.2020 | Frankfurt
Training buchen
15.03.2021 | Berlin
Training buchen
14.06.2021 | München
Training buchen
02.11.2021 | Frankfurt
Training buchen

Dauer und Kosten


Dauer: 3 Tage

Kosten: 2.100,00 €
netto pro Teilnehmer inklusive ausführlicher Schulungsunterlagen sowie Pausengetränke und Mittagessen

Ansprechpartner


Michael Schwarz

Weitere Schulungen dieser Kategorie

09.11.2020
Freiburg
16.11.2020
Stuttgart
19.11.2020
Stuttgart
14.12.2020
Berlin