Webinar "New Features in VHDL-2019" -jetzt anmelden-

Dynamic Function eXchange or Partial Reconfiguration

Mit Einführung der XILINX Vivado Tool Suite wurde die Methode der partiellen Rekonfiguration deutlich vereinfacht. Teilnehmer lernen in diesem Workshop unter Vivado Projekte zu erstellen, um FPGAs partiell zu konfigurieren: FPGA Funktionseinheiten können in eigenständigen Bitstreams implementiert und auch im laufendem Betrieb partiell nachgeladen werden. Der Kurs zeigt die Methoden der PR-Entwurfspraxis und die notwendigen Abläufe im Entwicklungsprojekt. Auch werden Techniken erlernt, wie Coding Style Einfluss auf die Resourcen und Timingbedingungen hat. Die unterschiedlichen Varianten des FPGA-Konfigurierens werden in Theorie und Praxis behandelt. Modulare Konfigurationen können wiederum unter Nutzung eines Embedded Controller gesteuert erfolgen. Mit diesem Ansatz lassen sich auch sehr große Designs sinnvoll auf kleinere, günstigere FPGAs implementieren. Zielgruppe sind FPGA Hardware Entwickler mit guten Kenntnisse der FPGA Architektur sowie des Vivado Tool Flows, die mit der partiellen Designmethodik die Möglichkeiten der In-System-Programmierung erweitern möchten. Die Seminarsprache ist Deutsch.


Anwendbare Technologien

  • XILINX FPGAs, SoC, MPSoC & RFSoC

Voraussetzungen

  • Grundlagenkenntnisse FPGA Technologie
  • Sprachkenntnisse VHDL oder Verilog
  • Grundkenntnisse des Vivado Tool Flows
  • Empfohlen: Mikroprozessor Kenntnisse

Termine


18.01.2021 | München
Training buchen
08.04.2021 | Frankfurt
Training buchen
12.07.2021 | Stuttgart
Training buchen
25.10.2021 | Freiburg
Training buchen

Dauer und Kosten


Dauer: 2 Tage

Kosten: 1.500,00 €
netto pro Teilnehmer inklusive ausführlicher Schulungsunterlagen sowie Pausengetränke und Mittagessen

Ansprechpartner


Michael Schwarz