Webinar "New Features in VHDL-2019" -jetzt anmelden-

Compact Versal ACAP for SW Designers

Dieser 3-tägige Kurs bietet dem Softwareentwickler den bestmöglichen Einstieg in die Softwareentwicklungsmethoden für die neue Versal ACAP Familie.
Hierbei wird anfangs die Versal Architektur erläutert und daraufhin die XILINX Software Entwicklungsumgebung Vitis mit deren vielfachen Methoden, die für die Softwareentwicklung des Embedded Designs und der von Hardwarebeschleunigungsmethoden zur Verfügung stehen. Diese ermöglichen auch Kernel-Kompilierungen auf unterschiedliche Hardwareeinheiten wie DSP Engines, AI-Engines und der programmierbarer Logik.
Die Open-Source Linux Unterstützung, Parallelbetrieb mehrerer Betriebssysteme (SMP/AMP), Hypervisor, OpenAMP Framework, FreeRTOS und Baremetal werden für die Prozessoren unterstützt. Das Debugging in der Simulation, Emulation und auf Hardwareebene mit Analyse der Kompilierungen mit Hardwarebeschleunigung - diese Methoden werden dem Entwickler mit Vitis bereitgestellt. Mit den Prozessor Cores in APU, RPU und PMC Systemen der Versal Architektur ist auch ein dynamisches Power-Management wichtig, dessen Methoden ebenso vermittelt werden. Und auch das Boot-Management mit Boot-Loader und Boot-Image Erstellung wird im Kurs behandelt.


Anwendbare Technologien

  • XILINX Versal ACAP

Voraussetzungen

  • Grundlagenkenntnisse von Prozessor Architekturen
  • Kenntnisse im Programmieren mit C/C++
  • Grundkenntnisse der Xilinx FPGA Architektur

Termine


01.02.2021 | Stuttgart
Training buchen
26.05.2021 | Frankfurt
Training buchen
10.08.2021 | Freiburg
Training buchen
06.10.2021 | Berlin
Training buchen

Dauer und Kosten


Dauer: 3 Tage

Kosten: 2.100,00 €
netto pro Teilnehmer inklusive ausführlicher Schulungsunterlagen sowie Pausengetränke und Mittagessen

Ansprechpartner


Michael Schwarz

Weitere Schulungen dieser Kategorie