Advanced ZYNQ Ultrascale+ MPSoC for HW Designers

Dieser Workshop vermittelt sowohl die Tool-, als auch die Architektur-spezifischen Aspekte, die für die Entwicklung mit der XILINX ZYNQ UltraScale+ MPSoC Architektur grundlegend sind. Der Schwerpunkt dieses Kurses liegt auf dem Verständnis und dem Arbeiten mit der embedded Hardware Architektur unter Nutzung dem XILINX VIVADO-Tools mit Verwendung des IP-Integrators, aber auch des Software Tools Vitis, in der die Hardware Inbetriebnahme die erforderliche Software Unterstützung bekommt. Die Gesamtarchitektur des ZYNQ UltraScale + MPSoC-Verarbeitungssystems (PS) wird ausführlich erläutert, um die Architektur des Prozessor Systems (PS) zu verstehen, das wiederum AXI basierte Schnittstelle für die programmierbare Logik (PL) zur Verfügung stellt. Die APU beinhaltet die ARM Cortex-A53-Kerne, die RPU wiederum die Cortex-R5-Kerne und die PMU wiederum ein MicroBlaze-System. So wird es auch notwendig sein, Zugriffe in einem System aus gemeinsam genutzten Peripherien und gemeinsamem Speicher zu schützen und zu isolieren, wenn MPSoC-basierte Prozesse gleichzeitig in Ausführung sind. Für diese Verbindung von AXI-basierten IPs in der Programmable Logic (PL) mit dem Processing System (PS) ist es wichtig, das AXI-Protokoll mit Funktionen wie Kohärenzmanagement oder virtuelles Management zu verstehen. Der letzte Teil dieses Kurses umfasst Konzepte des Boot-Managements, Plattformmanagements, Energieverwaltung und Interprozessor-Interrupts.