Webinar "Understanding Versal: Versal vs. Zynq MPSoC" -register now-

Schaltungssynthese mit VHDL - PLC2

Das Seminar zur Schaltungssynthese mit VHDL ist Teil einer Reihe von kostenlosen PLC2 Basis Seminaren. Programmierbare Logikbausteine, wie FPGAs, haben sich in
allen Bereichen unseren täglichen Lebens etabliert. Sie werden z.B. in mobilen Telefonen, IoT-Geräten, Automobilen oder Rechenzentren eingesetzt. Ihre Einsatzbereiche
sind dabei so vielfältig wie ihre Größe. Sie dienen dabei als Protokolladapter, als Signalkonverter oder als Beschleuniger für die Video-, Radar- und Sensordatenauswertung. Der Entwurf digitaler Schaltungen dieser Größenordnung bedingt den Einsatz einer leistungsfähigen Hardwarebeschreibungssprache, die durch diverse Abstraktionsmechanismen den Entwickler in die Lage versetzt, schnell und effektiv ein Hardwaredesign zu erstellen. VHDL erfüllt all diese Anforderungen. VHDL ist eine stark typisierte Hardwarebeschreibungssprache, die bereits während des Entwurfs verschiedenfältige Programmierfehler ausschließt. Typischerweise wird VHDL auf dem Register-Transfer-Level (RTL) eingesetzt, um digitale Schaltungen beliebiger Komplexität zu entwerfen. Darüber hinaus kann VHDL zur Integration größerer Teilschaltungen auf Systemebene eingesetzt werden. Neben den VHDL Sprachkonstrukten für die Synthese bietet die Sprache diverse Funktionalitäten, um komplexe Verifikationsmodelle zu beschreiben. Damit ist es möglich, digitale Schaltungen vom simplen Gatter bis zum Systemon- Chip (SoC) vorab zu verifizieren. In diesem Seminar werden ausgewählte Aspekte der Hardwarebeschreibungssprache VHDL, basierend auf der Sprachrevision IEEE Std. 1076-2008, behandelt.

Die Seminarsprache ist Deutsch.


Applicable technologies

  • Alle Xilinx FPGAs inklusive SoCs

Dates


04.04.2023 | Frankfurt
Booking

Duration & Fee


Duration: 1 Tag

Fee: 0.00 €
Die Teilnahme an diesem Seminar ist kostenlos, Seminarsprache ist Deutsch

Contact


Michael Schwarz

more trainings in this category